內(nèi)容簡(jiǎn)介

本書是根據(jù)教育部學(xué)科專業(yè)調(diào)整方案和電類各專業(yè)人才培養(yǎng)新模式的需求而編寫的。本書系統(tǒng)地介紹了數(shù)字電子技術(shù)的基礎(chǔ)知識(shí)，包括數(shù)字電路基礎(chǔ)、門電路、組合邏輯電路、常用組合邏輯器件、時(shí)序邏輯電路、常用時(shí)序邏輯器件、可編程邏輯器件、脈沖波形的產(chǎn)生和整形電路、數(shù)-模轉(zhuǎn)換器和模-數(shù)轉(zhuǎn)換器、數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)等內(nèi)容。

本書概念清楚，內(nèi)容先進(jìn)、實(shí)用，在系統(tǒng)介紹基礎(chǔ)知識(shí)的基礎(chǔ)上，突出邏輯器件功能及應(yīng)用，還對(duì)EDA的基礎(chǔ)知識(shí)作了介紹。每章均安排小結(jié)、思考題和習(xí)題，力求做到通俗易懂，便于使用。

本書可作為高等院校電氣信息類、電子信息類、儀器儀表類及其他相近專業(yè)的本科生教材或教學(xué)參考書使用，也可供有關(guān)工程技術(shù)人員參考使用。

前    言

　　隨著新知識(shí)經(jīng)濟(jì)時(shí)代的到來，世界范圍的經(jīng)濟(jì)發(fā)展與科技進(jìn)步已向高等教育提出了更高的要求，教育的核心是素質(zhì)教育，教育的重點(diǎn)是對(duì)創(chuàng)新意識(shí)和應(yīng)用能力的培養(yǎng)。隨著我國(guó)教育事業(yè)發(fā)展的不斷深入，應(yīng)用型人才培養(yǎng)向著厚基礎(chǔ)、寬層面、強(qiáng)能力的方向發(fā)展，強(qiáng)化學(xué)生的實(shí)踐能力已成為刻不容緩的任務(wù)。

　　數(shù)字電子技術(shù)作為一門技術(shù)基礎(chǔ)課，是計(jì)算機(jī)信息類、電子類、儀器儀表類、機(jī)電類等專業(yè)的必修課。隨著電子科學(xué)技術(shù)的飛速發(fā)展，電子計(jì)算機(jī)和集成電路獲得了廣泛的應(yīng)用，電子技術(shù)的發(fā)展對(duì)科學(xué)技術(shù)、國(guó)民經(jīng)濟(jì)和國(guó)防各個(gè)領(lǐng)域的影響日益深入，數(shù)字電子技術(shù)的知識(shí)、理論和方法在相關(guān)專業(yè)的地位越來越重要。

　　EDA技術(shù)、大規(guī)模集成電路，特別是可編程邏輯器件的高速發(fā)展，對(duì)數(shù)字電子技術(shù)課程的教學(xué)內(nèi)容提出了更高的要求。為適應(yīng)科學(xué)技術(shù)的發(fā)展和社會(huì)對(duì)人才培養(yǎng)的要求，本書在第1版的基礎(chǔ)上對(duì)教學(xué)內(nèi)容進(jìn)行了調(diào)整和充實(shí)，精簡(jiǎn)了分立元件部分，增強(qiáng)了集成邏輯器件的內(nèi)容，教學(xué)重點(diǎn)也從邏輯電路分析轉(zhuǎn)向邏輯電路設(shè)計(jì)和集成芯片的應(yīng)用。本書突出了以下幾個(gè)方面。

　　(1) 將重點(diǎn)放在基本概念和基本方法上。盡管LSI、VLSI已成為數(shù)字系統(tǒng)的主體，但中、小規(guī)模集成電路仍不失其基礎(chǔ)地位，為此，本書仍以集成電路的基礎(chǔ)理論、基本電路、基本分析方法與設(shè)計(jì)方法為重點(diǎn)。

　　(2) 突出方法，適應(yīng)發(fā)展。本書重點(diǎn)介紹通用系列集成電路的基本原理及特性，略去其內(nèi)部復(fù)雜電路及分析，側(cè)重器件的邏輯功能及輸入、輸出電氣特性，使學(xué)生能以此為基礎(chǔ)進(jìn)行實(shí)際工程設(shè)計(jì)與應(yīng)用。

　　(3) 為適應(yīng)電子技術(shù)的飛速發(fā)展，本書引入了EDA技術(shù)的基礎(chǔ)知識(shí)，在介紹VHDL語(yǔ)言和Multisim 10.0軟件的基礎(chǔ)上，對(duì)主要章節(jié)的電路采用VHDL語(yǔ)言描述并用Multisim軟件仿真，使讀者在微型計(jì)算機(jī)上能夠?qū)Φ湫碗娐愤M(jìn)行功能驗(yàn)證，為后續(xù)數(shù)字系統(tǒng)設(shè)計(jì)課程的學(xué)習(xí)打下必要的基礎(chǔ)。考慮到不同學(xué)校的需要，這部分作為選學(xué)內(nèi)容，以"*"號(hào)標(biāo)出。

　　(4) 近年來，集成電路理論與設(shè)計(jì)、集成工藝、電子技術(shù)應(yīng)用等都有很大的發(fā)展與突破，本書突出了CMOS電路，增強(qiáng)了CPLD、FPGA等一類新型可編程邏輯器件的內(nèi)容。

　　(5) 為便于讀者加深理解，本書中針對(duì)重點(diǎn)、難點(diǎn)內(nèi)容都設(shè)有相應(yīng)的例題，每章均安排有小結(jié)、思考題、習(xí)題，力求做到通俗易懂，便于教學(xué)。

　　(6) 書中各部分內(nèi)容均從基本概念入手，提供學(xué)習(xí)數(shù)字電子技術(shù)的基本電路、分析方法、設(shè)計(jì)方法，通過具體的電路系統(tǒng)加以總結(jié)和歸納，從而培養(yǎng)學(xué)生分析問題、解決問題的能力。

　　本書可作為高等院校電氣信息類、電子信息類、儀器儀表及其他相近專業(yè)的本科生教材或教學(xué)參考書使用，也可供有關(guān)工程技術(shù)人員參考使用。

　　本書由張雪平、趙娟任主編，李雙喜、張玉芝、許振偉、曾菊容任副主編，牛慧娟、周妮娜參加了編寫工作。各章編寫分工為：張雪平編寫緒論、第8章并負(fù)責(zé)制訂編寫提綱和全書的統(tǒng)稿工作，李雙喜編寫第5章、第6章，張玉芝編寫第9章，許振偉編寫第1章和有"*"號(hào)的章節(jié)，趙娟編寫第4章，牛慧娟編寫第2章，曾菊蓉編寫第7章、第10章，周妮娜編寫第3章。

　　限于作者水平，書中的缺點(diǎn)和錯(cuò)誤在所難免，衷心希望選用本書的師生提出批評(píng)意見。

　　　

 

　　編  者

目    錄

 

緒論 1

第1章  數(shù)字電路基礎(chǔ) 5

概述 5

1.1  數(shù)制和碼制 5

1.1.1  數(shù)制 5

1.1.2  幾種常用數(shù)制之間的轉(zhuǎn)換 7

1.1.3  碼制 10

1.1.4  算術(shù)運(yùn)算和邏輯運(yùn)算 15

1.2  邏輯代數(shù)基礎(chǔ) 17

1.2.1  基本邏輯運(yùn)算 17

1.2.2  邏輯代數(shù)的基本公式 23

1.2.3  邏輯代數(shù)的基本定理 26

1.2.4  邏輯函數(shù)的表示方法 28

1.2.5  邏輯函數(shù)的公式法化簡(jiǎn) 33

1.2.6  邏輯函數(shù)的卡諾圖法化簡(jiǎn) 36

1.2.7  具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)

及其化簡(jiǎn) 43

*1.3  EDA技術(shù)基礎(chǔ) 45

1.3.1  VHDL語(yǔ)言基礎(chǔ) 45

1.3.2  Multisim 10.0 軟件簡(jiǎn)介 51

小結(jié) 53

思考題 53

習(xí)題 54

第2章  門電路 56

概述 56

2.1  邏輯門電路中的開關(guān)器件 57

2.1.1  二極管及其開關(guān)特性 57

2.1.2  三極管及其開關(guān)特性 58

2.1.3  MOS管及其開關(guān)特性 60

2.2  分立元件門電路 62

2.2.1  二極管與門和或門 62

2.2.2  三極管非門 64

2.2.3  MOS管非門 64

2.3  TTL門電路 64

2.3.1  TTL反相器的電路結(jié)構(gòu)

和工作原理 64

2.3.2  TTL反相器的外部特性 66

2.3.3  TTL反相器的動(dòng)態(tài)特性 70

2.3.4  其他類型的TTL門電路 74

2.3.5  TTL數(shù)字集成電路系列 80

2.4  CMOS門電路 84

2.4.1  CMOS反相器的電路結(jié)構(gòu)

和工作原理 84

2.4.2  CMOS反相器的外部特性 86

2.4.3  CMOS與非門和或非門 88

2.4.4  CMOS三態(tài)門和漏極

開路門 90

2.4.5  CMOS傳輸門 92

2.4.6  CMOS 數(shù)字集成電路系列 94

*2.5  門電路的VHDL描述及其仿真 96

2.5.1  門電路的VHDL描述 96

2.5.2  門電路的仿真 98

小結(jié) 99

思考題 99

習(xí)題 100

第3章  組合邏輯電路 106

概述 106

3.1  組合邏輯電路的分析 106

3.1.1  組合邏輯電路的特點(diǎn) 106

3.1.2  組合邏輯電路的分析方法 107

3.2  組合邏輯電路的設(shè)計(jì) 109

3.3  組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn) 111

3.3.1  競(jìng)爭(zhēng)與冒險(xiǎn)的概念 112

3.3.2  競(jìng)爭(zhēng)與冒險(xiǎn)的識(shí)別 112

3.3.3  冒險(xiǎn)現(xiàn)象的消除 114

*3.4  組合邏輯電路的VHDL描述

及其仿真 115

3.4.1  組合邏輯電路的VHDL

描述 115

3.4.2  組合邏輯電路的仿真 117

小結(jié) 117

思考題 118

習(xí)題 118

第4章  常用組合邏輯器件 120

概述 120

4.1  編碼器和譯碼器 121

4.1.1  編碼器 121

4.1.2  譯碼器 125

4.1.3  顯示譯碼器 130

4.2  數(shù)據(jù)選擇器和數(shù)據(jù)分配器 132

4.2.1  數(shù)據(jù)選擇器 132

4.2.2  數(shù)據(jù)分配器 134

4.3  加法器和數(shù)值比較器 135

4.3.1  加法器 136

4.3.2  數(shù)值比較器 138

4.4  中規(guī)模集成電路實(shí)現(xiàn)組合邏輯

函數(shù) 141

小結(jié) 145

思考題 145

習(xí)題 146

第5章  時(shí)序邏輯電路 149

概述 149

5.1  觸發(fā)器 151

5.1.1  基本觸發(fā)器 151

5.1.2  同步觸發(fā)器 153

5.1.3  邊沿觸發(fā)器 155

5.1.4  觸發(fā)器的邏輯功能及其描述

方法 158

5.2  時(shí)序邏輯電路狀態(tài)的描述 163

5.3  時(shí)序邏輯電路的分析方法 167

5.3.1  時(shí)序邏輯電路的分析步驟 167

5.3.2  時(shí)序邏輯電路的分析舉例 167

5.4  時(shí)序邏輯電路的設(shè)計(jì)方法 171

5.4.1  時(shí)序邏輯電路的設(shè)計(jì)步驟 171

5.4.2  時(shí)序邏輯電路的設(shè)計(jì)舉例 173

5.5  時(shí)序邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn) 179

*5.6  時(shí)序邏輯電路的VHDL描述及其

仿真 182

5.6.1  時(shí)序邏輯電路的VHDL

描述 182

5.6.2  時(shí)序邏輯電路的仿真 185

小結(jié) 186

思考題 187

習(xí)題 187

第6章  常用時(shí)序邏輯器件 191

概述 191

6.1  寄存器和移位寄存器 192

6.1.1  寄存器 192

6.1.2  移位寄存器 196

6.2  計(jì)數(shù)器 198

6.2.1  二進(jìn)制計(jì)數(shù)器 200

6.2.2  十進(jìn)制計(jì)數(shù)器 207

6.2.3  N進(jìn)制計(jì)數(shù)器 211

6.3  順序脈沖發(fā)生器 215

6.4  常用時(shí)序邏輯器件的應(yīng)用 217

小結(jié) 222

思考題 222

習(xí)題 223

第7章  可編程邏輯器件 226

概述 226

7.1  可編程邏輯器件的發(fā)展 227

7.2  可編程邏輯器件的結(jié)構(gòu)和表示

方法 228

7.2.1  可編程邏輯器件的結(jié)構(gòu) 228

7.2.2  PLD電路的表示方法 229

7.3  存儲(chǔ)器 231

7.3.1  ROM的組成原理 231

7.3.2  ROM的分類 233

7.3.3  ROM的應(yīng)用 234

7.4  PLA 236

7.4.1  基本的PLA電路 236

7.4.2  PLA的幾種輸出結(jié)構(gòu)和反饋

形式 237

7.4.3  PLA的應(yīng)用舉例 239

7.5  GLA 241

7.5.1  OLMC 242

7.5.2  GLA器件的結(jié)構(gòu)控制字 242

7.5.3  OLMC的組態(tài) 243

7.6  EPLD 245

7.6.1  EPLD的基本結(jié)構(gòu)和特點(diǎn) 245

7.6.2  EPLD的與-或邏輯陣列 245

7.6.3  EPLD的OLMC 246

7.7  CPLD 248

7.7.1  EAB 249

7.7.2  LE及LAB 251

7.7.3  FT 254

7.7.4  IOE 256

7.8  FPGA 258

7.8.1  FPGA的基本結(jié)構(gòu) 258

7.8.2  CLB 259

7.8.3  IOB 260

7.8.4  PI 261

7.8.5  編程數(shù)據(jù) 263

7.8.6  FPGA與CPLD的比較 263

7.9  可編程邏輯器件的開發(fā)流程 264

小結(jié) 266

思考題 267

習(xí)題 267

第8章  脈沖波形的產(chǎn)生和整形電路 269

概述 269

8.1  555定時(shí)器 270

8.1.1  555定時(shí)器的電路結(jié)構(gòu) 270

8.1.2  555定時(shí)器的基本功能 271

8.2  施密特觸發(fā)器 272

8.2.1  555定時(shí)器構(gòu)成的施密特

觸發(fā)器 272

8.2.2  集成施密特觸發(fā)器 274

8.2.3  施密特觸發(fā)器的應(yīng)用 276

8.3  單穩(wěn)態(tài)觸發(fā)器 277

8.3.1  555定時(shí)器構(gòu)成的單穩(wěn)態(tài)

觸發(fā)器 278

8.3.2  集成單穩(wěn)態(tài)觸發(fā)器 279

8.3.3  單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 283

8.4  多諧振蕩器 283

8.4.1  555定時(shí)器構(gòu)成的多諧

振蕩器 284

8.4.2  石英晶體多諧振蕩器 286

8.4.3  多諧振蕩器的應(yīng)用 287

小結(jié) 288

思考題 289

習(xí)題 289

第9章  數(shù)-模轉(zhuǎn)換器和模-數(shù)轉(zhuǎn)換器 293

概述 293

9.1  D/A轉(zhuǎn)換器 294

9.1.1  倒T形電阻網(wǎng)絡(luò)D/A

轉(zhuǎn)換器 294

9.1.2  權(quán)電流型D/A轉(zhuǎn)換器 295

9.1.3  雙極性輸出D/A轉(zhuǎn)換器 298

9.1.4  D/A轉(zhuǎn)換器的主要技術(shù)

指標(biāo) 300

9.2  A/D轉(zhuǎn)換器 303

9.2.1  A/D轉(zhuǎn)換器的基本原理 303

9.2.2  并聯(lián)比較型A/D轉(zhuǎn)換器 304

9.2.3  反饋比較型A/D轉(zhuǎn)換器 306

9.2.4  雙積分型A/D轉(zhuǎn)換器 308

9.2.5  A/D轉(zhuǎn)換器的主要技術(shù)

指標(biāo) 311

小結(jié) 312

思考題 312

習(xí)題 313

第10章  數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 317

概述 317

10.1  數(shù)字系統(tǒng)設(shè)計(jì)方法 317

10.1.1  傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法 317

10.1.2  現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法 320

10.2  數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 322

10.2.1  十字路口交通燈控制器 322

10.2.2  1/100秒計(jì)時(shí)控制器 323

小結(jié) 328

思考題 328

習(xí)題 329

附錄 330

附錄1  數(shù)字系統(tǒng)設(shè)計(jì)的VHDL文件 330

附錄2  基本邏輯單元圖形符號(hào)

   對(duì)照表 338

附錄3  常用數(shù)字系統(tǒng)名詞中英文

   對(duì)照表 340

參考文獻(xiàn) 343